|
|
|
Stebbl
offline
Basic OC
23 Jahre dabei !
AMD Thunderbird B
750 MHz @ 945 MHz
40°C mit 1.85 Volt
|
     
Wenn du meinst........ich halts fuer ne bastelaufgabe.. wenn ich mal zeit hab das durchzurechnen vielleicht.. so heavy find ich das eigentlich net (meine meinung):
4.2.1 Power Signal Control Definitions
4.2.1.1 PS-ON
PS-ON is an active low signal that turns on all of the main power rails including 3.3V, 5V, -5V, 12V, and -12V
power rails. When this signal is held high by the PC board or left open circuited, outputs of the power rails should
not deliver current and should be held at a zero potential with respect to ground. Power should be delivered to the
rails only if the PS-ON signal is held at ground potential. This signal should be held at +5VDC by a pull-up resistor
internal to the power supply.
4.2.1.2 5VSB
5VSB is a standby voltage that may be used to power circuits that require power input during the powered-down state
of the power rails. The 5VSB pin should deliver 5V +/-5% at a minimum of 10mA for PC board circuits to operate.
Conversely, PC boards should draw no more than 10mA maximum from this pin unless a power supply with higher
current capabilities is clearly specified. This power may be used to operate circuits such as soft power control. For
future implementation, it is recommended that the 5VSB line be capable of delivering 720mA. This increased
current will be needed for future implementations with features such as “wake on LAN.”
4.2.1.3 PW-OK
PW-OK is a power good signal and should be asserted high by the power supply to indicate that the +5 VDC and
+3.3 VDC outputs are above the undervoltage thresholds of the power supply. When this signal is asserted high,
there should be sufficient mains energy stored by the converter to guarantee continuous power operation within
specification. Conversely, when either the +5VDC or the +3.3VDC output voltages falls below the undervoltage
threshold, or when mains power has been removed for a time sufficiently long so that power supply operation is no
longer guaranteed, PW-OK should be deasserted to a low state. Figure 12 represents the timing characteristics of the
PW-OK, PS On, and germane power rail signals.
weiss net wie ich die figur 12 aus nem pdf doku exportieren kann..
ich beschreib sie mal:
nachdem PW on auf high gesetzt ist, müssen die 5vdc und 3.3vdc in einer zeit >2ms und <20 ms von 10% auf min 95% der default spannung gebracht werden. die Zeit bis 10% ueberschritten werden ist nicht definiert.
min 100ms und max 2000ms nach erreichen von 95% der entsprechenden Spannungen muss das PW OK signal starten, es muss in <= 10ms auf high sein.
wenn PW ON auf off geschaltet wird, so gilt fuer 5vdc und 3.3vdc das gleiche wie beim einschalten, nur umgekehrt. die zeit bis 95% unterschritten werden ist nicht definiert. sobald 95% unterschritten werden, muss PW OK in >1ms auf low gefallen sein.
|
Beiträge gesamt: 194 | Durchschnitt: 0 Postings pro Tag
Registrierung: Nov. 2001 | Dabei seit: 8570 Tagen | Erstellt: 17:23 am 8. Dez. 2001
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
!!
als bastelspass vielleicht.... wenn der kram mal über is.. und die zeit.. beides is bei mir grad net da...
