|
|
|
fuUser
offline
OC Newbie
12 Jahre dabei !
Intel Xeon
|
     
1) nein, bei "modernen" Chipsätzen sollte das in der Beziehung völlig egal sein
2) Theoretisch ja. Wenn du einen Versatz zwischen FSB und DRAM-Clock hast, dann können die Datenpakete nicht direkt "durchgereicht" werden. Wenn z.B. Daten vom FSB kommen, die aber Asynchron durch einem langsameren DRAM
Bus sollen, dann müssen sie Zeitweise in irgend einem Buffer "warten". Das erhöht offensichtlich die Latenz. Egal von wo nach wo Daten signalisiert werden und wie das Verhältnis ist, 1:1 ist theoretisch immer am besten, da es eine konstante Latenz von sagen wir mal einem Takt gibt. Normalerweise macht sich das wenn überhaupt nur in Memory Benchmarks bemerkbar.
Den Speicher schneller anzusprechen als den FSB kann aber auch Vorteile haben. Der DRAM Bus kann nicht konstant mit Daten versorgt werden, da das Zugriffsmuster sich nicht gleichmäßig verteilt und deshalb DualChannel, DDR und solche Geschichten nie 100%ig wirken können. Ist nun der Speicher schneller an den Chipsatz angebunden als die CPU, dann ist die Chance höher immer Daten vom/für den Speicher bereit halten zu können.
Bei in CPUs integrierten Speichercontrollern ist das allerdings eh alles hinfällig, da zwischen CPU Cache/Pipeline und Speichercontroller sowieso immer ein asynchroner Buffer sitzt und das ganze Gebilde sowieso mit weit mehr als 2 internen Frequenzen arbeitet. Der "FSB" ist sowieso dann vom DRAM Bus eher unabhängig, da er nur zur Kommunikation mit I/O Chip und eventuell der Grafik benötigt wird. Da ist eher die Devise: DRAM Bus so schnell wie stabil möglich ist, das genutzte Taktgenerator Verhältnis sollte sich wenn dann nur sekundär auswirken.
3) siehe 2)
|
Beiträge gesamt: 57 | Durchschnitt: 0 Postings pro Tag
Registrierung: Aug. 2011 | Dabei seit: 4627 Tagen | Erstellt: 18:21 am 2. Sep. 2011
|
|
|
|
|
|
|
|
fuUser
offline
OC Newbie
12 Jahre dabei !
Intel Xeon
|
Da hast du wohl recht.
DualChannel hatte ich im ersten Post noch im Kopf und nun glatt unterschlagen.
Theoretisch kommt ein Intel-System mit FSB damit wieder auf 1:1. Trotzdem muss man auch erwähnen, das Quad-Pumped FSB weit effektiver ist als DualChannel, da wie vorher schon erwähnt die gerade benötigten Daten nicht immer genau so verteilt sind, das sie sich perfekt auf beide Channels verteilen. Daher wohl auch der Standard von mehr DRAM-Clock als FSB, den ich oft gesehen habe.
Aber das alles nun mehr oder weniger hinfällig ist, hatte ich ja auch erwähnt.
Integrierte Grafik ist dabei auch so ein Punkt, wo schnellerer Speicher tatsächlich einen merklichen Unterschied machen kann. Vielleicht nicht ganz fühlbar, aber zumindest in FPS und nicht nur im Memory Bench.
Wobei ich die Anspielung auf höhere "effektive" Latenzen nicht ganz nachvollziehen kann. Meistens verändern sich die Latenzen in Realzeit doch gar nicht/wenig. Zwar sind die Latenz-"Zahlen" mit höherer externer Frequenz höher, aber da sie in Takten gemessen werden, und es mehr Takte pro Zeiteinheit gibt (also ein Takt-Zyklus kürzer ist), kommt ungefähr wieder das gleiche raus.
Geht der Takt hoch muss also die Latenz in Takten auch größer werden um bei gleicher Realzeit zu bleiben.
Sicher kommt man in Ermangelung von Latenzen in Bruchteilen von Takten nicht mehr auf genau die gleichen Zeiten, aber so ungefähr kommt es eigentlich immer wieder hin.
Von starkem OC mal abgesehen, wo die Latenzen übermäßig erhöht werden müssen, damit die komplexe interleaving-logic noch läuft.
Darum gibt es ja auch Techniken wie DDR. Die Latenzen in Echtzeit von heutigem DRAM Chips sind noch fast genau so schnell/langsam wie von einfachem SDRAM aus Zeiten des PII. Nur die Verschaltung ist trickreicher um mit mehr Interleaving höheren Duchsatz zu erreichen.
|
Beiträge gesamt: 57 | Durchschnitt: 0 Postings pro Tag
Registrierung: Aug. 2011 | Dabei seit: 4627 Tagen | Erstellt: 1:31 am 3. Sep. 2011
|
|
|
|
|
|
also für den 08/15 user ists schnuppe und für ambitionierte leute 1:1 oder ram schneller. hab ichs soweit richtig verstanden?
